最后编辑于: 2009-06-01 22:52 | 分类: 电子 | 标签: 电阻 | 浏览数: 1647 | 评论数: 0
本文从网上多处论坛回帖和问答中搜集总结而来
从IC(MOS工艺)的角度, 分别就输入/输出引脚做一解释:
对芯片输入管脚, 若在系统板上悬空(未与任何输出脚或驱动相接)是比较危险的. 因为此时很有可能输入管脚内部电容电荷累积使之达到中间电平(比如1.5V), 而使得输入缓冲器的PMOS管和NMOS管同时导通, 这样一来就在电源和地之间形成直接通路, 产生较大的漏电流, 时间一长就可能损坏芯片. 并且因为处于中间电平会导致内部电路对其逻辑(0或1)判断混乱. 接上上拉或下拉电阻后, 内部电容相应被充(放)电至高(低)电平, 内部缓冲器也只有NMOS(PMOS)管导通, 不会形成电源到地的直流通路. (至于防止静电造成损坏, 因芯片管脚设计中一般会加保护电路, 反而无此必要).
对于输出管脚:
典型应用是: 系统板上多个芯片的INT(中断信号)输出直接相连, 再接上一上拉电阻, 然后输入MCU的INT引脚, 实现中断报警功能.
其工作原理是:
在正常工作情况下, OD型管脚内部的NMOS管关闭, 对外部而言其处于高阻状态, 外接上拉电阻使输出位于高电平(无效中断状态); 当有中断需求时, OD型管脚内部的NMOS管接通, 因其导通电阻远远小于上拉电阻, 使输出位于低电平(有效中断状态). 针对MOS电路上下拉电阻阻值以几十至几百K为宜.
(注: 此回答未涉及TTL工艺的芯片, 也未曾考虑高频PCB设计时需考虑的阻抗匹配, 电磁干扰等效应.)
不同的应用场合, 上来电阻的阻值选择倾向也不同:
我原话记录于此
上拉电阻实际上是集电极输出的负载电阻. 不管是在开关应用和模拟放大, 此电阻的选则都不是拍脑袋的.
工作在线性范围就不多说了, 在这里是讨论的是晶体管是开关应用, 所以只谈开关方式.
找个TTL器件的资料单独看末级就可以了, 内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同, 低功耗的电阻值大, 速度快的电阻值小.
但芯片制造商很难满足应用的需要, 不可能同种功能芯片做许多种, 因此干脆不做这个负载电阻, 改由使用者自己自由选择外接, 所以就出现OC/OD输出的芯片.
由于数字应用时晶体管工作在饱和和截止区, 对负载电阻要求不高, 电阻值小到只要不小到损坏末级晶体管就可以, 大到输出上升时间满足设计要求就可, 随便选一个都可以正常工作.
但是一个电路设计是否优秀这些细节也是要考虑的.
集电极输出的开关电路不管是开还是关对地始终是通的, 晶体管导通时电流从负载电阻经导通的晶体管到地, 截止时电流从负载电阻经负载的输入电阻到地, 如果负载电阻选择小点功耗就会大, 这在电池供电和要求功耗小的系统设计中是要尽量避免的, 如果电阻选择大又会带来信号上升沿的延时, 因为负载的输入电容在上升沿是通过无源的上拉电阻充电, 电阻越大上升时间越长, 下降沿是通过有源晶体管放电, 时间取决于器件本身.
因此设计者在选择上拉电阻值时，要根据系统实际情况在功耗和速度上兼顾。