最后编辑于: 2020-03-18 11:41 | 分类: 电子 | 标签: 电容 滤波 | 浏览数: 2723 | 评论数: 0
理论上讲，理想的电容其阻抗随频率的增加而减少(1/jwc)， 这样的话，电源输出滤波时不是用一个大电容就够了，这个大电容滤低频可以，对于高频其阻抗也更小！
但实际的电路应用中，却不是如此，往往用量级不同的几个大小电容并联起来才好，并且大家对这种应用的说法是：“大电容滤低频，小电容滤高频。”
为何实际应用和理论推断大大的不同呢？ 这种情况一般都是有其他的因素破坏了电容的理论表现，那是什么因素呢？
这个因素就是，对于实际的电容元件，其由于引线和PCB布线原因，实际上电容元件是电感和电容和电阻的串联，我们知道电感的阻抗随着频率值的增大而增大，电容的阻抗随着频率的增大而减小，每个电容元器件都有个“串联谐振频率”, 其值约为：ω=1/ (LC)1/2 (LC的根号 再求倒数)。
在串联谐振频率以下电容元件呈容性，串联谐振频率以上电容元件呈感性！
由上面公式可知，电容值越大的电容，其串联谐振频率越低。所以一般大电容滤低频波，小电容滤高频波。
另外当电容元件的体积越大、引脚越长，其本身的电感值也越大， 串联谐振频率也就越低。
这也能解释为什么同样容值的STM封装的电容滤波频率比DIP封装更高。
至于到底用多大的电容，这是一个参考:
| 电容值 | DIP (MHz) | STM (MHz) |
|---|---|---|
| 1.0uF | 2.5 | 5 |
| 0.1uF | 8 | 16 |
| 0.01uF | 25 | 50 |
| 1000pF | 80 | 160 |
| 100 pF | 250 | 500 |
| 10 pF | 800 | 1.6(GHz） |